这是付费新闻稿。如有任何疑问，请直接联系新闻稿发布商。

M31验证4nm工艺的MIPI M-PHY v5.0 IP，推动3nm开发以支持UFS 4.1应用

PR Newswire

2026年2月23日星期一 16:15 GMT+9 2分钟阅读

新竹，2026年2月23日 /PRNewswire/ – 全球硅知识产权（IP）领导者M31科技（M31）今日宣布，其经过硅验证的MIPI M-PHY v5.0 IP已在先进的4nm工艺节点上验证，并正积极推进向3nm节点的开发。这一里程碑展示了M31的核心技术能力，能够通过全面的高速存储接口解决方案支持UFS 4.1（通用闪存存储），满足旗舰智能手机、汽车智能座舱和AI边缘计算设备日益增长的性能需求。

（PRNewswire图片/M31科技）

随着AI和自动驾驶技术的快速发展，终端设备对数据吞吐量的需求呈指数级增长。M31推出的MIPI M-PHY v5.0 IP严格遵循MIPI联盟规范，在HS-G5（高速档5）模式下每通道数据速率最高可达23.32Gbps——是上一代HS-G4的两倍。该IP集成了自适应均衡（Adaptive EQ）和多振幅信号支持，确保在高速数据传输下信号完整性优异，误码率（BER）低。此外，优化的休眠模式有效延长终端设备的电池寿命，在高性能与低功耗之间实现最佳平衡。

为了进一步加快SoC开发周期，M31构建了全面的UFS解决方案。除了物理层（PHY），该方案还集成了符合JEDEC标准的UFSHCI v4.1控制器IP和UniPro控制层IP。这一一站式解决方案大大简化了集成复杂性，并融入ISO 26262功能安全设计流程与认证，满足汽车和高可靠性终端应用的需求。

“在AI部署和汽车智能的浪潮中，M31凭借其在高速接口IP方面的深厚专业知识，成功在4nm工艺上实现了硅验证的M-PHY v5.0性能，”M31研发副总裁洪杰伦（Jerome Hung）表示。“结合这一技术与完全集成的UFS 4.1控制器解决方案，我们持续扩大在先进工艺技术和汽车安全标准方面的布局，将M31定位为下一代高速存储平台的可信技术合作伙伴。”

Cision

查看原始内容以下载多媒体：https://www.prnewswire.com/apac/news-releases/m31-validates-mipi-m-phy-v5-0-ip-on-4nm-advances-3nm-development-to-enable-ufs-4-1-applications-302694398.html